Regard vers l’avenir : la technologie d’empilement de puces 3D n’a pas encore atteint les sommets, seuls Intel Foveros atteignant le marché des processeurs Lakefield et certains produits Zen3 avec cache empilé verticalement attendent dans les coulisses. Mais lors du symposium Hot Chips de cette année, AMD expose déjà où il a l’intention d’aller à partir d’ici, avec des idées ambitieuses sur la façon d’appliquer la technologie.
Le V-Cache 3D présenté par AMD au Computex est l’ajout (relativement) simple d’un cache L3 supplémentaire à un Ryzen 9 5900X, entraînant une augmentation des performances d’environ 15% dans les jeux. L’agencement d’empilement 3D a permis à AMD d’utiliser un processus de production qui permet une SRAM plus dense pour la matrice supérieure, en adaptant 64 Mo dans l’espace directement au-dessus des 32 Mo sur la matrice de base qui devait être du silicium adapté à la fois au cache et au calcul.
Tout cela a été fait à l’aide de vias traversants en silicium (TSV), connectés à des connexions verticales directes cuivre-cuivre qui sont beaucoup plus proches les unes des autres que la technologie microbump « traditionnelle ».
AMD revendique un pas de bosse de 9 microns pour sa technologie de liaison directe hybride ; par comparaison, Intel Foveros travaillait sur l’ordre de 50 microns lors de sa mise en œuvre à Lakefield, le principal point de comparaison utilisé pour l’affirmation d’AMD de gains d’efficacité 3x et de densité 15 fois plus élevée avec ses interconnexions par rapport à « l’autre architecture 3D » manifestement non spécifiée.
Team Blue propose également un pitch de 36 microns pour sa prochaine technologie Foveros Omni à utiliser dans les processeurs Meteor Lake, et 10 microns dans Foveros Direct, une solution hybride qui rivalise plus directement avec ce qu’AMD montre ici.
Cependant, les deux ne devraient arriver qu’en 2023, tandis qu’AMD a déclaré que leurs puces Ryzen empilées en 3D seront produites en série d’ici la fin de cette année.
La société travaille également avec TSMC sur des conceptions d’empilement 3D plus complexes, avec l’ambition d’empiler les cœurs de processeur les uns sur les autres, de diviser les macroblocs d’un processeur (tels que des niveaux de cache inférieurs) entre différentes couches, ou même de descendre au niveau de découpage de circuits.
L’empilement du silicium de calcul en particulier présente des difficultés uniques pour fournir de l’énergie aux matrices supérieures et évacuer la chaleur des matrices inférieures – l’une des raisons pour lesquelles le V-Cache 3D d’AMD n’est superposé que sur le cache de la matrice de base, laissant les cœurs du processeur seuls.
Bien sûr, tout cela dépend de l’amélioration qui peut être apportée aux métriques de puissance, de performance, de surface et de coût (PPAC) – et, bien sûr, si TSMC peut continuer à fournir ses techniques d’emballage avancées en production de masse.
AMD présente plus de technologies d'empilement 3D à Hot Chips 33 - Netcost-security.fr
Read More
No comments:
Post a Comment